Home GNC Letter(配信ニュース)一覧 三重富士通セミコンダクター、55nmCMOSミリ波帯PDKの提供を開始

三重富士通セミコンダクター、55nmCMOSミリ波帯PDKの提供を開始

    
●東芝は12月13日、同社のメモリ事業売却に関して係争中となっていた米Western Digital社(以下WD)との和解を発表した。両社は今後、フラッシュメモリ事業に関する協業を一層強化する。
●同合意により東芝メモリとWDは、現在建設中の四日市工場第6製造棟への今後の設備投資を共同で実施すると発表した。東芝が本年10月に公表している投資が含まれる。また両社は、東芝が岩手で建設を計画する新製造棟へのWDの参画に関する最終契約についても、今後協議を進める。
●両社は、フラッシュメモリ事業に関する合弁会社の契約期間を延長する。フラッシュアライアンス社については2029年12月31日まで、フラッシュフォワード社については2027年12月31日まで契約を延長する。フラッシュパートナーズ社については、既に2029年12月31日まで契約が延長されている。
●今回の和解により、東芝メモリの売却に関して全当事者が協調することとなった。東芝は2018年3月末までの売却完了に向けて、引き続き手続きを進める。
●三重富士通セミコンダクターは1月11日、富士通研究所と共同で、高精度の回路設計が可能な55nm CMOSプロセスデザインキット(PDK)を開発し、提供を開始したと発表した。車載レーダーや第5世代移動通信システムなどのミリ波市場での用途を見込む。
  
●5Gシステムや車載レーダーなどを低コストで実現するために、ミリ波帯(30 – 300ギガヘルツ)で高機能・低消費電力動作が可能なCMOS回路が注目されている。しかしミリ波帯では信号波長が短く、精度の良い素子モデルの実現が困難であったため、複数回の回路試作を繰り返しながら要求性能を引き出していく必要があり、開発期間やチップ試作コストが増大する点が課題となっていた。
  
●同社は今回、55nmベーステクノロジー「C55LP(Low Power)」および同社独自の低消費電力テクノロジー「C55DDC(Deeply Depleted Channel)」を用いて、ミリ波帯設計に最適化したPDKの提供を開始した。100ギガヘルツ以下の周波数帯で大規模なトランシーバー回路を精度よく設計することが可能となっている。
 
●アナログ回路マクロやミリ波帯素子評価などの周辺サービスを含め、2018年度から順次提供を開始する予定となっている。
  
  
oleddp2018_banner
  
oleddp2018_banner
  
  
   
gncletter_banner
  
  
  
最終更新 2018年 1月 22日(月曜日) 09:43  

メール配信ニュース