Home GNC Letter(配信ニュース)一覧 三菱電機と東大、SiC-MOSFETの界面下抵抗を3分の1に低減

三菱電機と東大、SiC-MOSFETの界面下抵抗を3分の1に低減

  
●東芝は12月13日、同社のメモリ事業売却に関して係争中となっていた米Western Digital社(以下WD)との和解を発表した。両社は今後、フラッシュメモリ事業に関する協業を一層強化する。
●同合意により東芝メモリとWDは、現在建設中の四日市工場第6製造棟への今後の設備投資を共同で実施すると発表した。東芝が本年10月に公表している投資が含まれる。また両社は、東芝が岩手で建設を計画する新製造棟へのWDの参画に関する最終契約についても、今後協議を進める。
●両社は、フラッシュメモリ事業に関する合弁会社の契約期間を延長する。フラッシュアライアンス社については2029年12月31日まで、フラッシュフォワード社については2027年12月31日まで契約を延長する。フラッシュパートナーズ社については、既に2029年12月31日まで契約が延長されている。
●今回の和解により、東芝メモリの売却に関して全当事者が協調することとなった。東芝は2018年3月末までの売却完了に向けて、引き続き手続きを進める。
●三菱電機と東京大学は12月5日、SiC-MOSFETの抵抗の大きさを左右する電子散乱を起こす、3つの要因の影響度を解明したと発表した。更に要因の一つである電荷による電子散乱の抑制により、界面下の抵抗が従来比3分の1に低減することを確認した。
  
20171215_sic1
  
●同研究グループは界面下の電荷による影響を確認するため、電子が流れる領域を界面から数十nm遠ざけた横型の抵抗評価用素子(SiC-MOSFET)を作製した。原子振動に着目し、SiC界面近くの電子散乱を東京大学の評価技術で測定した。
  
●これにより、SiCの抵抗を左右する電子散乱を起こす3つの要因(1. 界面の凹凸、2. 界面下の電荷、3.原子振動)(上図)のうち、界面の凹凸の影響は小さく、界面下の電荷と原子振動の影響が大きいことを実験により解明した。発表によると世界初だという。
 
●また、横型の抵抗評価用素子において、界面下の電荷から電子の流れを遠ざけることで電荷による電子散乱を抑制し、界面下の抵抗が従来比3分の1に低減することが確認された。
 
●今後はこの成果をもとに SiC-MOSFET の設計と試作評価を実施し、より一層抵抗の少ない SiC パワー半導体素子の実現にむけた研究開発を推進する。
  
(画像は三菱電機 プレスリリースより)
  
  
oleddp2018_banner
  
oleddp2018_banner
  
  
   
gncletter_banner
  
  
  
最終更新 2017年 12月 18日(月曜日) 09:33  

メール配信ニュース