Home ルネサス、新アクセラレータ開発

ルネサス、高速・低消費電力のAIアクセラレータを開発

●東芝は12月13日、同社のメモリ事業売却に関して係争中となっていた米Western Digital社(以下WD)との和解を発表した。両社は今後、フラッシュメモリ事業に関する協業を一層強化する。
●同合意により東芝メモリとWDは、現在建設中の四日市工場第6製造棟への今後の設備投資を共同で実施すると発表した。東芝が本年10月に公表している投資が含まれる。また両社は、東芝が岩手で建設を計画する新製造棟へのWDの参画に関する最終契約についても、今後協議を進める。
●両社は、フラッシュメモリ事業に関する合弁会社の契約期間を延長する。フラッシュアライアンス社については2029年12月31日まで、フラッシュフォワード社については2027年12月31日まで契約を延長する。フラッシュパートナーズ社については、既に2029年12月31日まで契約が延長されている。
●今回の和解により、東芝メモリの売却に関して全当事者が協調することとなった。東芝は2018年3月末までの売却完了に向けて、引き続き手続きを進める。

ルネサス エレクトロニクスは2019年06月13日、低消費電力で高速にCNN(Convolutional Neural Network)処理を実現するAIアクセラレータを開発し、本アクセラレータを搭載したテストチップにて、世界最高クラスの8.8 TOPS/W(Tera Operations per Second per Watt:1Wの電力で可能な演算回数)の電力効率を実証した。本アクセラレータは、メモリ回路内でメモリデータの読み出し中に積和演算まで行うという、AI技術の一つとして近年注目されるProcessing-in-Memory(PIM)アーキテクチャをベースにしている。
従来、1ビット演算では大規模CNN演算に十分な演算精度を達成できなかった。また、製造プロセスのばらつきも演算の信頼性を低下させる要因であり、対策が必要となっていた本アクセラレータの実現のために、(1)大規模CNN演算を可能にする3値(-1, 0, 1)SRAM構造のPIM技術を開発、(2)コンパレータを応用し、低消費電力でメモリデータの読み出しが可能なSRAM回路を開発、また、(3)製造プロセスのばらつきによる演算誤差を回避する技術も開発した。具体的には、チップ内に多数のSRAM演算回路ブロックを敷き詰め、製造プロセスのばらつきが小さいブロックで演算する方式を開発した。AIチップにおいて、活性化しているノード(ニューロン)はごく一部である特性を利用し、製造プロセスばらつきの小さいSRAM演算回路ブロックに選択的に活性化ニューロンを配置し、演算を行っている。これにより、ほとんど無視できるレベルまで演算誤差を低減している。

これらにより、ディープラーニング処理におけるメモリアクセス時間の短縮と、積和演算の消費電力低減を両立し、手書き文字認識(MNIST)で評価した結果、99%以上の認識率を保ちつつ、世界最高クラスの電力効率も達成した。
同社は今回の成果を、2019年6月9日から14日まで京都で開催されている「2019 VLSI技術/回路シンポジウム(2019 Symposia on VLSI Technology and Circuits)」において、6月13日に発表した。

20190711seminar20190311 china

 

 


gncletter_banner
  
  
  
最終更新 2019年 6月 18日(火曜日) 11:30  

メール配信ニュース