Home 住友電工、次世代SiCトランジスタ

住友電工、世界最小オン抵抗を実現した次世代SiCトランジスタの開発に成功

●東芝は12月13日、同社のメモリ事業売却に関して係争中となっていた米Western Digital社(以下WD)との和解を発表した。両社は今後、フラッシュメモリ事業に関する協業を一層強化する。
●同合意により東芝メモリとWDは、現在建設中の四日市工場第6製造棟への今後の設備投資を共同で実施すると発表した。東芝が本年10月に公表している投資が含まれる。また両社は、東芝が岩手で建設を計画する新製造棟へのWDの参画に関する最終契約についても、今後協議を進める。
●両社は、フラッシュメモリ事業に関する合弁会社の契約期間を延長する。フラッシュアライアンス社については2029年12月31日まで、フラッシュフォワード社については2027年12月31日まで契約を延長する。フラッシュパートナーズ社については、既に2029年12月31日まで契約が延長されている。
●今回の和解により、東芝メモリの売却に関して全当事者が協調することとなった。東芝は2018年3月末までの売却完了に向けて、引き続き手続きを進める。
住友電気工業は2018年12月4日、国立研究開発法人 産業技術総合研究所(産総研)らとの共同研究で、SiC半導体を用いたV溝型スーパージャンクショントランジスタを開発し、SiCトランジスタの世界最小オン抵抗を達成したことを発表した。

・同社はこれまでに、「V溝型金属-酸化膜-半導体構造トランジスタ(VMOSFET)」を開発しており、電子の流れをオンオフするチャネル部分に特殊な面方位(0-33-8)を利用することで欠陥の少ない酸化膜界面を形成し、低オン抵抗を実現している。

・VMOSFETは、電流を制御するデバイス上部のチャネル部に独自構造を適用することで、低オン抵抗化を図ったデバイスだが、今回は新たに、耐圧保持層(ドリフト層)にスーパージャンクション構造を適用した(図1)。スーパージャンクション構造はシリコントランジスタにおいて抵抗低減効果が実証され、実用化されているが、SiCへの適用については製法が課題となり、原理実証レベルで留まっていた。本研究では、エピタキシャル成長とイオン注入を繰り返して狭ピッチの柱状構造を形成することで、従来の課題を克服し、SiCスーパージャンクション構造を実現した。低チャネル抵抗であるVMOSFET構造に整合する設計およびプロセスを適用することで、1,170 V / 0.63mΩcm2の低オン抵抗(図2, 3)を達成している。

・SiCトランジスタの実用上での課題とされている閾値電圧変動についても、酸化膜界面の低欠陥特性を反映することで、高安定性を確保した。現在は、産総研と共同で構築した6インチSiCパワー半導体デバイス量産試作ラインを活用し、VMOSFETの製品化も進めている。

20181210_sumitomo
20181210_cmp
20181210_map
gncletter_banner
  
  
  
最終更新 2018年 12月 07日(金曜日) 13:51